Cadence 是一個大型的EDA 軟件，它幾乎可以完成電子設計的方方面面，包括ASIC 設計、FPGA 設計和PCB 板設計。Cadence 在仿真、PCB設計、自動布局布線、版圖設計及驗證等方面有著絕對的優勢。Cadence包含的工具較多幾乎包括了EDA設計的方方面面。下面主要介紹其板級電路設計系統。

板級電路設計系統包括原理圖輸入、生成、模擬數字/混合電路仿真，FPGA設計，PCB編輯和自動布局布線MCM電路設計、高速PCB版圖的設計仿真等等。

其中包括：

A、Concept HDL（原理圖設計輸入工具）

Concept HDL原理圖設計輸入工具，是Cadence公司的原理設計輸入系統，為用戶提供了一個全面、高效、靈活的原理圖設計環境，具有強大的操作編輯功能。設計者在HDL環境中能夠完成整個原理圖設計流程，可以進行層次原理圖和平面原理圖輸入、原理圖檢查、生成料單、生成網表等工作。HDL還能與Allegro工具很好的聚成在一個工程中，可很方便的實現原理圖到PCB的導入，以及PCB改動反標到原理圖等交互式操作。

B、Check Plus HDL（原理圖設計規則檢查工具）

Check Plus HDL原理圖設計規則檢查工具，是Cadence公司的原理圖設計規則檢查標準?？梢詾橛脩舾吡脸鏊械腜CB設計原理圖中不規范的地方，并給出原因。

C、Allegro Expert（專家級PCB版圖編輯工具）

Allegro 擁有完善的 Constraint 設定，用戶只須按要求設定好布線規則，在布線時不違反 DRC 就可以達到布線的設計要求，從而節約了煩瑣的人工檢查時間，提高了工作效率！更能夠定義最小線寬或線長等參數以符合當今高速電路板布線的種種需求。

D、SPECTRA Expert AutoRouter （專家級PCB自動布線工具）

自動布線就是在設置好約束條件和應用所創建的規則后，自動布線將會達到與預期相近的結果，當然可能還需要進行一些整理工作，同時還需要確保其它信號和網絡布線的空間。在一部分設計完成以后，將其固定下來，以防止受到后邊布線過程的影響。

E、SigNoise （信噪分析工具）

信噪比是信號電壓對于噪聲電壓的比值，通常用符號s/n來表示。由于在一般情況下，信號電壓遠高于噪聲電壓，比值非常大，信噪比的單位用db來表示。而SigNoise信噪分析工具就是用來分析電路中信噪比產生的原因。

F、EMControl（電磁兼容性檢查工具）

電磁兼容性（EMC）是指設備或系統在其電磁環境中符合要求運行并不對其環境中的任何設備產生無法忍受的電磁干擾的能力。因此，EMC包括兩個方面的要求：一方面是指設備在正常運行過程中對所在環境產生的電磁干擾不能超過一定的限值；另一方面是指器具對所在環境中存在的電磁干擾具有一定程度的抗擾度，即電磁敏感性。EMControl就是針對設計電路而準備的電磁兼容性檢查工具。

G、Synplify FPGA / CPLD （綜合工具）

Synplify Pro是高性能的FPGA綜合工具，為復雜可編程邏輯設計提供了優秀的HDL綜合解決方案，它包含了BEST算法對設計進行整體優化；自動對關鍵路徑做Retiming，可以提高性能高達25%；支持VHDL和Verilog的混合設計輸入，并支持網表*.edn文件的輸入；增強了對System Verilog的支持；Pipeline功能提高了乘法器和ROM的性能；有限狀態機優化器可以自動找到最優的編碼方法；在timing報告和RTL視圖及RTL源代碼之間進行交互索引；自動識別RAM，避免了繁復的RAM例化。

H、Advanced Package Designer（先進的MCM封裝設計工具）

MCM－D的特點當今微電子封裝領域有兩大熱門話題，一個是BGA，另一個是MCM。BGA最初是作為一種具有極高封裝密度的單片封裝形式出現的，它的出現，使得單片電路尺寸減少許多。

濱州smt廠家   

山東芯演欣電子科技發展有限公司

聯系電話：  15265701639  18865375835  13963733772